创大钢铁,免费钢铁商务平台

购物车(0)

创大钢铁首页

现货行情

综合指数

您的当前位置: 首页 > 钢百科 > 建设工程百科

Altera

发布时间:2018-06-19 19:36 作者:互联网 来源:
58
Altera基本信息 外文名称Altera特点1现成的开发包特点2专家设计服务特点3定制嵌入式处理器Altera造价信息市场价信息价询价 Altera系列FPGA芯片IP核详解基本介绍 内容简介 本书详细讲述了Altera FPGA的IP核,使读者更

Altera基本信息

外文名称 Altera 特点1 现成的开发包
特点2 专家设计服务 特点3 定制嵌入式处理器

Altera造价信息

市场价 信息价 询价

Altera系列FPGA芯片IP核详解基本介绍

内容简介

本书详细讲述了Altera FPGA的IP核,使读者更加深入地理解FPGA的开发和应用

面向CPLD/FPGA的VHDL设计图书目录

丛书序

前言

第1章 可编程器件及Altera公司

编程器件简介

1.1可编程逻辑器件简介

1.1.1可编程器件的发展历史及前景

1.1.2可编程逻辑器件的基本结构

1.1.3可编程器件的分类

1.2 Altera系列器件简介

1.2.1 PLD厂商简介

1.2.2 Altera公司的复杂可编程器件

1.2.3 Altera公司的现场可编门阵列

1.3如何根据项目选择器件

第2章 硬件描述语言简介

2.1硬件描述语言的由来和发展

2.2各种硬件描述语言的介绍及特点

2.2.1 VHDL

2.2.2 Verilog HDL

2.2.3 Superlog

2.2.4 SystemC

2.3 VHDL的基本语法

2.3.1 VHDL的基本结构

2.3.2 VHDL的基本语句

第3章 Altera公司QuartusⅡ介绍

3.1 QuartusⅡ简介

3.2 QuartusⅡ安装及界面介绍

3.2.1 QuartusⅡ安装

3.2.2 QuartusⅡ界面简介

3.2.3 QuartusⅡ常用的设置

第4章 组合逻辑电路设计

4.1组合逻辑电路概述

4.1.1组合逻辑电路的定义

4.1.2组合逻辑电路的分析

4.1.3组合逻辑电路的设计

4.2我在第一个项目中遇到的问题

4.3典型的组合逻辑电路分析

4.3.1译码器

4.3.2加法器

4.3.3只读存储器

4.3.4比较器

4.3.5多路选择器

4.3.6三态总线

4.4工程师们的经验

4.4.1组合逻辑电路的竞争冒险

4.4.2选择器设计和FPGA资源

第5章 时序逻辑电路的设计

5.1时序是一切硬件工作基础

5.1.1时序逻辑电路的定义

5.1.2时序逻辑电路的分类

5.1.3时序逻辑电路的分析

5.1.4时序逻辑电路的设计

5.2设计中应考虑的时序问题

5.2.1时钟信号

5.2.2清零信号和置位信号

5.2.3建立时间和保持时间

5.2.4触发器及其应用

5.3典型的时序逻辑电路分析与描述

5.3.1分频器

5.3.2计数器

5.3.3移位寄存器

5.3.4存储器

5.4怎样才能避免潜在的危险

5.4.1 FPGA/CPLD中的竞争冒险

5.4.2时序电路中的竞争冒险

5.4.3如何消除时序电路中的竞争冒险

5.5工程师们的经验

5.5.1毛刺的产生

5.5.2如何消除毛刺

5.5.3计数器设计与FPGA资源

第6章 有限状态机

6.1什么是状态机

6.2有限状态机分类及VHDL描述

6.2.1摩尔型状态机

6.2.2米勒型状态机

6.3有限状态机的编码

6.3.1状态机的编码方式

6.3.2状态方程和输出方程

6.3.3剩余状态的处理

6.4有限状态机的VHDL设计

6.4.1有限状态机的设计流程

6.4.2有限状态机的复位

6.5状态机与时序逻辑电路

6.6典型状态机电路的VHDL描述

6.7工程师们的经验

6.7.1状态机速度的优化

6.7.2状态机的容错性设计

第7章 典型的VHDL设计解析

7.1分频电路

7.1.1 2的幂次分频电路

7.1.2非2的幂次分频电路

7.1.3非整数分频电路

7.2倍频电路

7.3多位加法器电路

7.4伪随机序列发生器

7.5并/串转换器

7.6 FIF0存储器

7.7双向数据转换器

7.8数字频率计

第8章 电路的仿真

8.1什么是电路的仿真

8.2 ModelSim功能介绍

8.2.1 ModelSim窗口说明

8.2.2波形窗口调试方法

8.3怎样写VHDL测试基准

8.3.1测试基准常用的VHDL语句

8.3.2测试基准分析

8.4一个功能仿真实例

8.4.1基本仿真流程

8.4.2工程仿真流程

第9章 基于FPGA/CPLD的VHDL设计经验总结

9.1养成良好的编程习惯

9.2怎样优化你的程序

9.2.1如何优化VHDL设计

9.2.2如何在VHDL设计中提高综合效率

9.3 FPGA/CPLD的设计和优化

9.3.1哪些因素影响电路结构的复杂程度

9.3.2速度和面积的优化

9.4系统级层次式设计

参考文献

1270开发板特色

其主要特色主要有:

1,分主板和核心板两大部分,Mars-EDA-S 实验主板,一块主板,可以适配以下5种核心板,构成不同的CPLD、FPGA开发系统,灵活度高。Mars-3256-S Altera CPLD核心板 Mars-1270-S Altera CPLD核心板 Mars-EP1C3-S Altera FPGA核心板 Mars-95144-S Xilinx CPLD核心板 Mars-XC2S50-S Xilinx FPGA核心板

2,CPLD安排的实验例程丰富,所有实验例程都有Verilog HDL、VHDL两种语言的源代码。

3,51单片机实验安排丰富,板上接口除了PS2、VGA接口没有单片机的实验,其他所有接口都配套有单片机单独控制的实验程序代码,所有工程都基于 Keil C,该开发板另一个增值部分就是它还是一个功能强大的51单片机开发板。

4,主板上多了功能扩展区,预留了47个IO供用户自由使用,在该扩展区,用户可以自定义各类功能扩展板,比如高速AD采集板、视频输入输出板、USB2.0 高速扩展板等等。


备注:数据仅供参考,不作为投资依据。
免责声明:本站发布此文目的在于促进信息交流,不存在盈利性目的,此文观点与本站立场无关,不承担任何责任。本站欢迎各方(自)媒体、机构转载引用我们文章(文章注明原创的内容,未经本站允许不得转载),但要严格注明来源创大钢铁;部分内容文章及图片来自互联网或自媒体,我们尊重作者版权,版权归属于原作者,不保证该信息(包括但不限于文字、图片、视频、图表及数据)的准确性、真实性、完整性、有效性、及时性、原创性等。未经证实的信息仅供参考,不做任何投资和交易根据,据此操作风险自担。
相关现货行情
名称 最新价 涨跌
螺纹钢 3840 -40
热轧板卷 3890 -40
普中板 3860 -10
镀锌管 5670 -20
工字钢 4330 -50
镀锌板卷 4400 -
热轧钢带 12590 -
冷轧取向硅钢 11890 -
圆钢 3900 -20
钼铁 220000 0
低合金方坯 3420 -40
铁精粉 1140 +10
二级焦 2710 -
铝锭 19320 +60
中废 2050 0