层错[1]:硅单晶沿[111]方向生长,原子排列次序一定是 AA’BB’CC’…,但是由于某种原因,原子排列不按正常次序生长AA’BC’AA’BB’CC’…,这样原子层产生了错排。
产生的原因:固液交界面掉有固体颗粒或热应力较大,过冷度较大等都可能造成层错面缺陷的产生,当衬底表面有机械损伤、杂质、局部氧化物、高位错密度等都有可能引起层错的产生。
层错常常发生再外延生长硅单晶体上,当硅单晶片经过900~1200度热氧化过程后,经常可发现表面出现层错。这些由氧化过程引起的层错,称之为OSF。
因为每个层错都结合着部分位错,所以层错对硅单晶片的电性质影响与位错相似。
对电子器件的影响
1)增加漏电流
2)降低栅氧化层质量
3)造成击穿
成核位置:
1)外在因素。当受到机械上的损伤时,损伤处高悬挂键吸附杂质及再经过热氧化的过程之后,即易引起层错的层错的发生。
2)内在因素。再每个OISF的中心常可以发现板状的氧沉淀,因此板状氧沉淀被认为是其成核中心。
成长:与热周期的氧化温度、时间、气氛环境、结晶方向、杂质浓度等因素有关。其生长速度随着氧化速率及温度的增加而增加。
缩小:再非氧化气氛下进行高温热处理,将导致OISF的缩小。
晶棒热历史:CZ硅单晶棒在900~1050度的冷却速度是影响其产生的关键温度。如果CZ硅单晶棒再这个温度内冷却速度较慢的话,会形成较多O2V,将成为OISF的成核位置。因此我们可以增加晶棒再这段温度的冷却速度,就可以避免OISF环的产生。
拉速: OISF环的直径通常随着晶体生长时的拉素增加而增加。
名称 | 最新价 | 涨跌 |
---|---|---|
螺纹钢 | 4370 | -30 |
花纹卷 | 3840 | -20 |
低合金板 | 3970 | -10 |
镀锌管 | 5250 | -10 |
工字钢 | 4950 | +80 |
镀锌板卷 | 4550 | - |
冷轧卷板 | 9440 | - |
冷轧无取向硅钢 | 4880 | - |
焊丝 | 4600 | - |
钼铁 | 225000 | 1,000 |
低合金方坯 | 3580 | -20 |
铁精粉 | 1170 | +20 |
二级焦 | 2720 | - |
饰品金条 | 720 | -12 |
中废 | 2060 | 0 |
扫码下载
免费看价格